当前位置: 主页 > 前端开发

内存频率 前端总线-前端总线和内存1 2

发布时间:2023-02-08 16:08   浏览次数:次   作者:佚名

CPU的频率步进100MHz,但做一个高于100MHz的时钟发生器也不是不可以,但是默认的base clock(BCLK,base clock)是100MHz。 其实这个100MHz是可以通过编程改变的,它可以比100MHz大很多,甚至到200MHz! 这样我们就可以完全把CPU倍频步长改成我们需要的值,120? 甚至200。

CPU倍频原理

前端总线和内存1 2_前端总线内存_内存频率 前端总线

由于Intel放弃了前端总线(FSB),CPU频率的计算就很简单了:

CPU主频=基频×倍频

基频(Base Clock,BCLK)是南桥PCH的PLL发出的基本时钟信号:

内存频率 前端总线_前端总线和内存1 2_前端总线内存

内存频率 前端总线_前端总线内存_前端总线和内存1 2

它一直传递到 CPU,CPU 为核心和许多非核心部分(内存控制器、GPU 等)提供基本时钟信号:

前端总线和内存1 2_内存频率 前端总线_前端总线内存

基本频率默认为 100MHz,可以提高到 200MHz 甚至更高。 因为它不仅为CPU内核提供基频信号内存频率 前端总线,而且服务于众多CPU中的小伙伴。 增加它,内存频率、Cache频率、GPU频率等都会成倍增加。 正因为如此,提高它会提高CPU整体的出货速度,但也容易造成某些部分的不稳定。

有了基频,CPU中的每一个器件都不是工作在100MHz,背后有一个倍频器(Multiplier)为自己服务。 例如,核心、GPU、Cache 和内存控制器等都有自己的倍频器。

例如标称3.5GHz的CPU,其基础频率为100MHz,核心倍频为35,计算为

前端总线和内存1 2_内存频率 前端总线_前端总线内存

100 × 35 = 3500MHz=3.5GHz

很简单,不是吗?

BCLK从哪里来?

前端总线和内存1 2_前端总线内存_内存频率 前端总线

那么BCLK是主板上的晶振加上PLL锁相环做成的吗? 不。

前端总线内存_前端总线和内存1 2_内存频率 前端总线

前端总线内存_内存频率 前端总线_前端总线和内存1 2

如我红框标注的,BCLK来自南桥内部晶振+PLL。 当然BCLK也可以选择外部时钟源,但大多数主板都不是这样设计的。 BCLK默认值为100MHz,可以1MHz、1MHz为步长增加,甚至达到200MHz以上。

在哪里调节BCLK?

前端总线和内存1 2_前端总线内存_内存频率 前端总线

在 BIOS 中:

前端总线内存_内存频率 前端总线_前端总线和内存1 2

但需要注意的是,这样超频后,所有基于BCLK的CPU内部元件都被超频了。 比如我们CPU radio的原理是35,Cache的倍频是45内存频率 前端总线,内存控制器IMC是12,原来的频率是:

内存频率 前端总线_前端总线内存_前端总线和内存1 2

35 X 100 = 3.5GHz

45 X 100 = 4.5GHz

24 X 100 = 2.4GHz

如果我们BCLK变为120MHz

35 X 120 = 4.2GHz

45 X 120 = 5.4GHz

内存频率 前端总线_前端总线和内存1 2_前端总线内存

24 X 120 = 2.88GHz

这种正面超频,死机后很难判断哪里有问题,不推荐。 建议单独调整每个八度。

综上所述

前端总线和内存1 2_前端总线内存_内存频率 前端总线

来自PCH的BCLK决定了CPU的频率步进为100MHz,这个数字是可以调整的,不是固定的。

前端总线和内存1 2_前端总线内存_内存频率 前端总线

前端总线和内存1 2_前端总线内存_内存频率 前端总线