当前位置: 主页 > 前端开发

asic前端设计-asic矿机芯片设计

发布时间:2023-02-08 11:21   浏览次数:次   作者:佚名

嵌入式FPGA将不再是梦。 据 Achronix 称,未来芯片设计人员将简单地在他们的 SoC 设计中添加线对线互连。

Achronix Semiconductor 营销副总裁 Steve Mensor 表示,名为 Speedcore 的嵌入式 FPGA (eFPGA) IP 产品现已准备就绪并出货。 虽然它没有透露出货量或客户名称,但该公司表示该产品现已可供客户使用。

Speedcore 标志着该公司首次涉足 IP 业务。 自 2013 年以来,Achronix 一直在生产其旗舰 FPGA 产品 Speedster 22i。因此,对于 Achronix 来说,这是一条漫长的道路,因为该公司仅在四年前首次宣布计划开发 eFPGA IP。

不过,Achronix 在这里看到了一线曙光,预计今年将首次实现盈利,收入为 1200 万美元。 据 Mensor 称,该公司预计其 2017 年的销售额将增长超过 4000 万美元,进一步使 eFPGA IP 业务成为 Achronix 增长的“重要推动力”。

设计工具

Speedcore 使用与 Achronix Speedster 22i FPGA 相同的高性能架构。 专为计算和网络加速应用而设计的 Speedcore eFPGA IP 将集成到其他公司用于数据中心、无线基础设施和网络设备的 ASIC 中。

据 Mensor 称,eFPGA 的最大优势在于其设计工具。 多年来,Achronix 了解到客户需要更好的设计工具来提供高质量的结果、易用性和第三方集成,所有这些都是 Achronix CAD 环境 (ACE) 提供的一部分。 分享。

asic矿机芯片设计_asic前端设计_asic设计是什么

要成为系统的一部分asic前端设计,eFPGA IP 必须具有可轻松集成到 SoC 中的功能设计。 Achronix 提供 GDS II 版本的 Speedcore IP,客户可以将其直接集成到他们的 SoC 中,还提供定制版本的 ACE 工具,客户可以使用它来设计、验证和编程 Speedcore eFPGA 功能。

CPU拍片?

整个电子行业都知道FPGA很火。 看看微软(Microsoft)的 Project Catapult 就知道了。

微软解释说,该计划旨在“加速微软在网络、安全、云服务和人工智能 (AI) 方面的超级计算基础”,并作为其“后 CPU”(post-CPU) 的多种技术——包括 GPU 、FPGA 和 ASIC — 最大视图。

微软 Project Catapult 的关键在于 Altera Stratix V D5 FPGA。 Mensor 强调,整个电子行业的普遍观点是,微软的计划促成了英特尔 (Intel) 决定收购 Altera。

asic设计是什么_asic前端设计_asic矿机芯片设计

借助 AlphaGo,Googler 定制的 Tensor 处理器单元也激发了许多工程师开始思考从 ASIC 到 GPU 和 DSP 的一切事物。 Mensor 解释说,他们正在寻找能够更有效地处理“加速非结构化搜索、机器学习和人工智能”的技术。

Achronix 从中看到了商机。

asic前端设计_asic矿机芯片设计_asic设计是什么

FPGA应用领域及成长阶段

FPGA 在 20 世纪 90 年代中期作为“粘合芯片”在市场上流行,现在正在重新定义其作为 CPU 协处理器的价值。 在这个角色中,FPGA 可以加速加密/解密、压缩/解压缩,甚至预处理数据包,以便只传输和处理相关的共享数据。

asic矿机芯片设计_asic设计是什么_asic前端设计

事实证明,FPGA 的并行环境在执行非结构化搜索时非常有效。 例如asic前端设计,与旨在将功能划分为更小的部分并按顺序运行的 CPU 相比,FPGA 可以在一个时钟周期内并行完成整个任务。

当无线基础设施必须覆盖多个地理区域时,FPGA 是可编程数字前端和地理区域定制的后备王牌。

芯片间布线

尽管在SoC中嵌入FPGA总能给设计人员带来好的设计思路,但FPGA供应商要实现这一愿望并不容易。

“不同芯片之间的布线非常困难,”Mensor 说。 成功集成 eFPGA IP 的关键是最小化延迟和最大化吞吐量。 该公司强调,Achronix 是第一家提供具有嵌入式系统级 IP 的高密度 FPGA 的公司。

asic矿机芯片设计_asic设计是什么_asic前端设计

Achronix 为“希望将 ASIC 设计的所有效率与 eFPGA 可编程硬件加速器的灵活性结合在同一芯片上”的公司提供相同的 eFPGA 技术。

对于IP供应商来说,集成极具挑战性,因为客户总是有不同的想法和方法来优化特定应用所需的芯片尺寸、功耗和资源分配。 他们还自定义了查找表的数量、嵌入式内存模块和DSP模块的数量。

但问题并不一定是客户的实现方式不同,而是他们往往采用不同的方式进行芯片测试和验证。 Mensor 解释说,客户不知道 IP 供应商的工具如何与他们一起工作。 例如,“我们经常听到客户问:‘你们如何关闭 IP 计时?’”

虽然 Achronix 不为客户集成其 IP,但其业务依赖于所提供的工具以允许客户快速完成设计

asic矿机芯片设计_asic设计是什么_asic前端设计

asic前端设计_asic矿机芯片设计_asic设计是什么

Achronix NT31P1 Achronix还收购了一些第三方IP,包括接口协议、可编程IO、SerDes和PLL。 那么,Achronix 是否在开发 FPGA 和满足客户需求方面遇到了困难? “我们总是试图把我们遇到的每一个问题都变成一个机会,”Mensor 说。

对于Achronix,关键在于整合该公司的FPGA架构。 最终结果是具有可编程 IO、SerDes 和接口控制器的更精简的 Speedster 22i,与通常使用大约 50% 芯片面积的竞争对手的高端 FPGA 相比,占用更少的空间。

asic设计是什么_asic矿机芯片设计_asic前端设计

Achronix NT31P2 FPGA 芯片尺寸比较

改善延迟和传输速率

Achronix 认为,可以线对线连接到 SoC 的 Speedcore eFPGA 可以帮助消除大量可编程 IO 缓冲器,从而将功耗降低一半。 此外,Speedcore 的 die size 比标准 FPGA 更小,可以将 eFPGA 的成本降低 90% 以上。

不过,Mensor 强调,“对于大多数客户来说,最大的决定因素是延迟和吞吐量问题。” 据 Achronix 称,与独立 FPGA 相比,eFPGA 具有更高的接口性能,预计其吞吐量和延迟性能将提高 10 倍。

Speedcore现在可以使用台积电的16FF+工艺,采用台积电的7nm工艺开发。 该公司还承诺,Achronix 可以通过 Speedcore 的模块化架构轻松地将技术转移到不同的工艺技术和堆栈中。