外频 前端总线-e5450前端总线

简单来说，前端总线也叫外频，指的是CPU与主板的连接速度。 目前常见的FSB总线频率有800MHz、1066MHz和1333MHz。 前端总线频率越高，CPU与内存的连接速度也就越快。 传输的数据量越大，CPU的功能就越能发挥得淋漓尽致。

外频的概念是基于数字脉冲信号的振荡速度，指的是CPU与主板同步运行的速度。 也就是说，100MHz FSB特指每秒震荡1000万次的数字脉冲信号，更影响PCI等总线的频率。 外频和外频这两个概念之所以容易混淆，是因为在之前很长一段时间（主要是Pentium4出现之前和当时），外频和外频的频率是一致的。 因此，前端总线往往被直接称为外频，最终导致这样的误解。 随着计算机技术的发展，发现前端总线的频率需要高于外频，因此采用QDR（QuadDateRate）技术或其他类似技术来达到这一目的。 这些技术的原理类似于AGP的2X或4X。 他们把外频的频率做成外频的2倍、4倍甚至更高。 从此，FSB与FSB的区别就备受关注。

什么是巴士？

微型计算机中的总线一般有内部总线、系统总线和外部总线。 内部总线是微机内部外围芯片与处理器之间的总线，用于芯片级互连； 系统总线是微机中各插板与系统板之间的总线，用于插板级互连。 外部总线是微机与外部设备之间的总线。 微机作为一种设备，通过总线与其他设备交换信息和数据，用于设备级的互连。

什么是前端总线：“前端总线”这个名字是AMD在推出K7 CPU时提出的一个概念，但一直被大家误解为这个名词只是FSB的别称。 我们所说的外频是指CPU连接主板的速度。 基于所有同时传输数据的宽度和传输频率，即数据带宽=（总线频率×数据位宽）÷8。目前有266MHz、333MHz、400MHz、533MHz、800MHz、1066MHz、1333MHz外频可以在 PC 上实现的频率。 外频越高，CPU与内存之间的数据传输量就越大，CPU的功能就越能发挥。 现在的CPU技术发展很快，运算速度也越来越快，足够大的前端总线可以保证有足够的数据提供给CPU。 较低的前端总线将无法为CPU提供足够的数据，从而限制CPU的性能，成为系统瓶颈。

前端总线的英文名称是FrontSideBus，通常用FSB表示，是连接CPU和北桥芯片的总线。 选择主板和CPU时，要注意两者的结合。 一般来说，如果CPU不超频，前端总线由CPU决定。 如果主板不支持CPU所需的前端总线，系统将无法工作。 也就是说，只有主板和CPU都支持某种前端总线，系统才能工作，但CPU默认的前端总线是唯一的，所以一个系统的前端总线主要取决于中央处理器。

北桥芯片负责联系内存、显卡等数据吞吐量最大的部件，与南桥芯片相连。 CPU通过前端总线（FSB）与北桥芯片相连，再通过北桥芯片与内存、显卡进行数据交换。 前端总线是CPU与外界交换数据最重要的通道。 因此，前端总线的数据传输能力对计算机的整体性能有很大的影响。 如果没有足够快的前端总线，再强大的CPU也无法显着提高计算机的整体速度。 数据传输的最大带宽取决于同时传输的所有数据的宽度和传输频率，即数据带宽=（总线频率×数据位宽）÷8。目前有266MHz、333MHz、400MHz、533MHz、 PC 上可以达到的 800MHz FSB 频率。 外频越高，CPU与北桥芯片之间的数据传输能力越大，CPU越能得到充分利用。 功能。 现在的CPU技术发展很快，运算速度也越来越快，足够大的前端总线可以保证有足够的数据供给CPU，较低的前端总线将无法向 CPU 提供足够的数据，从而限制 CPU 性能。 它不得不发挥并成为系统的瓶颈。 显然在相同条件下，前端总线越快，系统性能越好。

外频与外频频率的区别：外频的快慢是指数据传输的速度，外频是CPU与主板同步运行的速度。 也就是说，100MHz FSB特指每秒震荡1000万次的数字脉冲信号； 而100MHz前端总线是指CPU每秒可接受的数据传输量为100MHz×64bit=6400Mbit/s=800MByte/s（1Byte=8bit）

CPU：二级缓存容量

CPU缓存（CacheMemoney）是位于CPU和内存之间的临时存储。 它的容量比内存小，但交换速度快。 缓存中的数据是内存的一小部分，但是这一小部分很快就要被CPU访问到。 当CPU调用大量数据时，可以避开内存，直接从缓存中调用，从而加快读取速度。 . 可见，在CPU上加缓存是一种高效的解决方案，让整个内存（缓存+内存）成为一个兼具高速缓存和大容量内存的存储系统。 缓存对CPU的性能影响很大，主要是CPU的数据交换顺序和CPU与缓存之间的带宽。

缓存的工作原理是，当CPU要读取一段数据时，首先从缓存中查找，如果找到，则立即读取并发送给CPU处理； 如果没有找到，则以相对较慢的速度从内存中读取，并发送给CPU。 CPU处理，同时将数据所在的数据块调入缓存中，这样以后就可以不用调用内存就可以从缓存中读取整块数据。

正是这种读取机制使得CPU读取缓存的命中率非常高（大部分CPU可以达到90%左右），也就是说CPU下次要读取的数据90%都在缓存中，只有大约 10% 需要从内存中读取。 这样就大大节省了CPU直接读取内存的时间，基本不需要等待CPU读取数据。 一般来说，CPU读取数据的顺序是先缓存再内存。

最早的CPU缓存是一个整体，容量很低。 Intel从奔腾时代就对缓存进行了分类。 当时集成在CPU内核中的缓存不足以满足CPU的需求，加上制造工艺的限制无法大幅增加缓存容量。 因此，有一个缓存集成在与CPU相同的电路板或主板上。 此时与CPU核心集成的缓存称为一级缓存，外部的称为二级缓存。 一级缓存也分为数据缓存（I-Cache）和指令缓存（D-Cache）。 两者分别用来存储数据和执行这些数据的指令，两者可以同时被CPU访问，减少了争用Cache造成的冲突，提高了处理器性能。 Intel 在推出 Pentium4 处理器时，还新增了容量为 12KB 的 1 级跟踪缓存。

随着CPU制造工艺的发展，二级缓存也可以很方便的集成在CPU内核中，容量也在逐年增加。 现在以是否集成在CPU中来定义一级缓存和二级缓存是不准确的。 而且，由于将二级缓存集成到CPU内核中，也改变了以往二级缓存与CPU分频差距较大的局面。 此时与主频工作在同一速度，可以为CPU提供更高的传输速度。 .

L2缓存是CPU性能的关键之一。 在CPU核心不变的情况下，增加L2缓存容量可以大幅提升性能。 同核的高低端CPU往往在二级缓存上存在差异，由此可见二级缓存对于CPU的重要性。

当 CPU 在缓存中找到有用的数据时，就称为命中。 当缓存中没有CPU需要的数据时（这称为未命中），CPU访问内存。 理论上来说，在有二级缓存的CPU中，读取一级缓存的命中率为80%。 也就是说，在CPU的一级缓存中找到的有用数据占总数据的80%，剩下的20%是从二级缓存中读取的。 由于无法准确预测要执行的数据，读取二级缓存的命中率也在80%左右（从二级缓存读取的有用数据占总数据的16%）。 然后还有数据要从内存中调用，但这已经是相当小的比例了。 在目前比较高端的CPU中，还有三级缓存，就是为读取二级缓存后遗漏的数据而设计的缓存。 在拥有三级缓存的CPU中，只有大约5%的数据需要从内存中调用，进一步提高了CPU的效率。

为了保证CPU访问时的高命中率，需要按照一定的算法来替换缓存中的内容。 一种比较常用的算法是“最近最少使用算法”（LRU算法），它剔除最近一段时间内最少访问的行。 因此，需要为每一行设置一个计数器。 LRU算法就是把命中行的计数器清零，其他行的计数器加1。 当需要替换时，淘汰行计数器计数值最大的数据行。 这是一种高效、科学的算法。 计数器清零过程可以将一些频繁调用后不需要的数据从缓存中剔除，提高缓存的利用率。

在CPU产品中，一级缓存的容量基本在4KB到18KB之间，二级缓存的容量分为128KB、256KB、512KB、1MB等，一级缓存容量并不多不同产品之间存在差异，而二级缓存容量是提升CPU性能的关键。 L2缓存容量的提升是由CPU制造工艺决定的。 容量的增加必然导致CPU中晶体管数量的增加。 要在有限的CPU面积上集成更大的缓存，对制造工艺的要求会更高。

双核CPU的二级缓存比较特殊。 与之前的单核CPU相比，最重要的是两个核心的缓存中存储的数据必须保持一致，否则会出错。 为了解决这个问题，不同的CPU使用了不同的方法：

Intel 双核处理器二级缓存

目前Intel的双核CPU主要有PentiumD、PentiumEE、CoreDuo，其中PentiumD和PentiumEE的二级缓存方式是完全一样的。 PentiumD和PentiumEE的二级缓存在CPU内部的两个核心都有独立的二级缓存。 其中8xx系列的Smithfield核心CPU为1MB/核心，9xx系列的Presler核心CPU为2MB/核心。 该CPU内部两个内核之间的缓存数据同步是通过位于主板北桥芯片上的仲裁单元实现的，通过前端总线在两个内核之间传输，所以数据延迟问题比较严重，而且表现并不完美。 不出所料。

CoreDuo采用的核心是Yonah，其二级缓存为双核共享的2MB二级缓存。 共享二级缓存配合英特尔“Smartcache”共享缓存技术，实现真正的缓存数据同步。 大大降低了数据延迟，减少了前端总线的占用，性能良好。 它是目前双核处理器上最先进的二级缓存架构。 未来Intel双核处理器的二级缓存将采用这种“Smartcache”共享缓存技术，双核共享二级缓存。

用于 AMD 双核处理器的 L2 缓存

Athlon64X2CPU的内核主要有Manchester和Toledo。 它们的二级缓存是CPU内部的两个核心外频 前端总线，有独立的二级缓存。 其中曼彻斯特核为512KB/核，托莱多核为1MB/核。 处理器内部两个内核之间的缓存数据同步是由CPU内置的SystemRequestInterface（系统请求接口，SRI）控制的外频 前端总线，可以在CPU内部实现传输。 这样一来，不仅CPU资源占用很小，而且不需要内存总线资源，数据延迟也比Intel的Smithfield核心和Presler核心大大降低，配合效率明显优于这些两个核心。 但是由于这种方式两个核心的缓存仍然相互独立，所以从架构上来说显然不如以Yonah核心为代表的Intel的共享缓存技术SmartCache。